微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 如何实现“包地"?

如何实现“包地"?

时间:10-02 整理:3721RD 点击:

 请问各位高手,在Allegro中如何实现“包地”,比如说时钟线的“包地”,还是必须在Spectra里实现,如何操作?谢谢

手动,就是画根gnd net的线把要包的给包起来注意同层别。要均匀的打上via已保证快速接地,

但在allegro中如何只添加一根net名为GND的线呢

可以通过设置约束来实现。

能说的具体点吗/我正急需这方面的资料.可以的话也可以发到我的邮箱里.谢谢!

E_mail:yang_xiaojuan@163.com

正想知道,还请楼上的说清楚点!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top