小问题，请高手帮助4

在allegro的设计规则中如何设置最短的线长?使短线出现drc错误标示，以便在检查时发现那些十分短的线。

不知道说的清除?

请高手帮助！

谢谢！

是不是我没有说明白?

请大家帮助

谢谢

?

constraint manager:

set Min etch length

楼上的朋友

这样设好像不行，我试过了

最短的线和所设的值不一致。

请你执教，谢谢

如果你说的短线有连到多个pin,就要通过pin pair来设置了

是不是在signal integrity/timing/routing

中pin pair.

我的这个pin pair 没法输入?

请楼上指点

谢谢