微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 求allegro的drc中有这样的一个问题的解决

求allegro的drc中有这样的一个问题的解决

时间:10-02 整理:3721RD 点击:

allegro的drc中有这样的一个问题et

LISTING: 1 element(s)

           < DRC ERROR >          

  Class:           DRC ERROR CLASS
  Subclass:        ALL
  Origin xy:       (3930.000 6750.000)

  CONSTRAINT:      Net Schedule Topology
  CONSTRAINT SET:  DDRA_DATA_G7
  CONSTRAINT TYPE: NET ELECTRICAL CONSTRAINTS
    Constraint value: VERIFY
    Actual value:     DOES NOT VERIFY

谢谢大家!

DDRA_DATA_G7这个net没有达到CONSTRAINTS里面设置的长度或者是宽度。

小编,我把那条线改长,改短,改粗,改细后,错误还在,不知道是什么原因

net走線有設定固定路徑

楼上的是什么意思?

谢谢

接線的順序.

ex: r1-r2-r3 雖然都是同一net不可r1-r3-r2.

楼上是说我的连接顺序不对!

有可能,查查CONSTRAINT是否有定義.

谢谢楼上的,问题解决,

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top