微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 差分对布线

差分对布线

时间:10-02 整理:3721RD 点击:
请教高手我在差分对布线时,为什么出来的线宽是我设定的值而线总是叠在一起,就是没有线距呢?

那是因为你没设好。

没有分配属性

大佬你没有设好啊

在哪里分配属性

在哪里分配属性啊,急

很簡單,你先進入logic的第三項Assign...選定你要的一對net,然後進入edit\properties對你現在的net進行分配属性,Diffp_Primary_Gap指的就是間距,Min-Line_Width指線寬,還有好多東東,比如對線之間是線寬a,和其他trace是線寬b等都可以用這個方法設定只是多了幾個東東就好,希望對上面兄弟有幫阻

http://www.pcbbbs.com/viewthread.php?tid=107418

应该是差分对的间距设定问题,具体方法,要是你的allegro版本而定!

没设好或没分配好。

duo xie

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top