微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 不知道大家在铺铜的时候会不会经常碰到一些奇怪问题

不知道大家在铺铜的时候会不会经常碰到一些奇怪问题

时间:10-02 整理:3721RD 点击:

比如说,铺动态铜会不会经常避不了浪?  有些地方明明有足够大的空间却铺不进地? 用merge命令 会不会把相邻层的地给删了?铺铜有没有什么地方需要注意的

偶也想知道,请高手们进来指导下,谢谢~~

我有时会碰到覆铜时,不同的网络联在一起,且不出现DRC错误的现象,请高手指点,我用的是SPB15.5。

具体问题具体对待。

比如铺不了铜。可能是你的安全间距设计得过大。

避不了也许又是没有在smooth情况下。

问题太多了。要注意的也不少。所以一句两句说不清。

一句话,你的问题都不是allegro本身的问题,是你自己不会用而已

同意以上所有说法

15版后的动态铜不会用的话建议还是用静态的铺,动态的话要注意的问题很smooth啊,boundry啊。初学的话不容易掌握,等熟练了想用什么用什么,什么方便用什么,呵呵。

静态铜可以避开不同NET的线和元件吗?

主要是设置 没有设置好 多试验几次就可以了

不是会不会用的问题,小编所说的我也遇到过,很正常要手动再改改!

上一篇:加大板边
下一篇:不是安装得问题!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top