微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请使用Concept HDL的帮忙验证一个Bug

请使用Concept HDL的帮忙验证一个Bug

时间:10-02 整理:3721RD 点击:
发现15.5.1(Hotfix:2006.05.04)的Concept HDL :Desingn Entry HDL的一个Bug,
请使用Concept HDL的哥们帮忙验证下:
假如原理图中有总线 MMM<8..0>,把它改为 NNN<8..0>后,在
Constraint Manager 中 MMM<8..0> 并未同步删除,不是 Bus的网络没事。

请大家帮忙验证下,谢谢了。我都是修改完毕后,把一些中间文件删除掉重新生成Constraint Manager需要的文件。


更正一下不是bug,今天找着处理方法了,选择audit/obsolete objects
删除左边的obsolete objects即可

不过cadence保留这些信息的目的是什么哪?琢摩半天没明白......

走过路过学习过...

作用很明显,如果你的总线在多张原理图中存在,只有全部都修改之后才可以用obsolete objects 这个命令!这样保证数据的正确性..

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top