微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 网表无法建立

网表无法建立

时间:10-02 整理:3721RD 点击:

原理图无错,导PADS所用网表正常。

因小妹我刚开始学习ALLEGRO想导个网表,但是系统提示如下:

Error:Netlist failed

please refer to session log or netlist for details

请高手帮忙指点下,是不是我的设置有问题啊?

看看 allegro文件夹下的log 文件,会有提示的

看看你capture里的log文件提示的error是什么,如果cis库的零件有问题或者零件没有编号等等,都会出不出来netlist的

2个软件对原理图的要求是不一样滴

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top