微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 制作元件时,在silkscreen画元件外形,使用线宽为0,在gerber时是不是就看不见了?

制作元件时,在silkscreen画元件外形,使用线宽为0,在gerber时是不是就看不见了?

时间:10-02 整理:3721RD 点击:

制作元件时,在silkscreen画元件外形,使用线宽为0,在gerber时是不是就看不见了?

另外,大家都用多大的线宽那?

你可以在出GERB时设置线宽呀,我是根据板子整体线宽选择的

做库的时候也可直接设 ,6mil

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top