问一个电源分割问题后SHAPE的问题

    在ADD ROUTE KEEPIN后, 开始在VCC层添加SHAPE,比GND层SHAPE内缩了30MIL,但完成分割后为什么VCC的SHAPE和GND的SHAPE尺寸变成一样了呢?

allegro提供一个Anti Etch的subclass，可以帮助你实现你想要的功能

在anti Etch层画出需要进行切割的外形，然后执行split plane，就可以沿着anti Etch的内沿自动铺上整片的铜。所以在Anti Etch的VCC和GND画上不同粗细的区域，就可以实现内缩了。

Tips：在内层切割尽量用split plane，不要用Z_copy

明白了,就是说用ANTI ETCH时应把VCC和GND的外形画出来,才能实现内缩.

多谢！

还有一个问题  在PCB板里面画一个package keep in区域  按理来说如果放置的元器超出了这个区域就会有DRC错误  为什么我的不会呢，是不是哪里还需要进得设置一下 

up！

可能是你的DRC没有打开。DRC\ Package Top / Package Bottom

看看是不是在这里:

菜单setup..constraints...design constraints....把那个package to keep in 的off改为on.

yes

这个要在哪设啊  我这个是15.2版的  谢谢