lvds的终端匹配电阻太多，怎么布局啊？

最近要做块高频板AD采集板，AD有32对lvds走线，由于选用的FPGA没有内部终端匹配电阻，这就需要外接100欧姆的电阻，总共需要32个。这样的话布局就成问题了，我试着做预布局，用0603封装的电阻做终端匹配，AD器件和FPGA封装的器件都是PQFP144，结果要叠成3列而且还有的走不通，图如下：

大家帮我想想办法吧，第一次接触lvds，不知道怎么处理

大家帮帮忙啊

个人认为这样处理不太好，第一看样子已经走不下去了，第二差分线之间的间距也是偏小，建议增加内层走线。