请问大虾,在allegro中铺铜的安全间距在什么地方设置
时间：10-02
整理：3721RD
点击：
[求助]请问大虾,在allegro中铺铜的安全间距在什么地方设置?
还有,大家在使用cadence工具时有没有出现cadence提取网表错误的情况,就是原理图设计是正确的但提取个别网络是错误的的情况
BGA里是6 外面是7 当然越大越好！
天平里面去设置
呵呵，回答第二个问题，出现过，可能是原理图做的不规范（采用Orcad10.3）
改用Orcad9.2导图错误的网络就变正确了