微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 用allegro选项直接生成网表遇到问题请教?

用allegro选项直接生成网表遇到问题请教?

时间:10-02 整理:3721RD 点击:

不用other选项生成网表时候检查会比较严格,比如会检查封装的重复管脚,有没有配置可以让它不检查重复的管脚阿!

用other选项中allegro生成网表时候没有办法按页排放,所以想试一下另一种办法

我一般也是直接导过来的 没有听说可以分页排放的 你说的分页是按照原理图来分页排放吗?

谁有好的办法说来吧  大家都跟着学习学习

看来是没有解决办法了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top