微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 关于原理图封装的一点问题,大家帮帮忙

关于原理图封装的一点问题,大家帮帮忙

时间:10-02 整理:3721RD 点击:

我用的是cadence 15.5,昨天用原理图生成PCB板还没有问题的,今天运行的一次自动布局,结果再重新运行原理图的时候,所有的电阻都摆放不出来了(其他的器件没有问题)。而且电阻的原理图封装名都改不了了.出现对话框:once you delete property,you cannot undo the changes.Do you still want to delete this property?

点是:one or more properties were not deletable.

这个问题处在哪里啊?还有个问题就是这个论坛发帖子的时候可以贴图吗?

进来的兄弟都帮帮忙啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top