微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 在同个网络里,怎么定义via不与shape连?

在同个网络里,怎么定义via不与shape连?

时间:10-02 整理:3721RD 点击:

在同个网络里,怎么定义via不与shape连?

在什么菜单,什么命令里?

怎么去设置via的属性?

非常感谢!

shape--global dynamic params下的菜单Thermal relief connects中将Vias选为None,然后再将铜层设为动态试下!

多谢多谢!

好象会把所有的VIA都不连接了吧?

用f12,我的建议

为什么要这样?什么意思呢?

晕,找不到NONE

请教5楼,F12里怎么设置?我还是没有找到。

请确认一下你们的版本哦!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top