微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > update symbol后出现的问题?

update symbol后出现的问题?

时间:10-02 整理:3721RD 点击:

请问update symbol后出现的问题怎么有时refresh后就会出现管脚连不上?且暴多DRC错误?为什么啊?

 

管脚连不上应该是Symbol的单位/精度与brd文件的不一致

在Tools/Derive Connectivity中勾选Convert Lines to Connect  Lines可以解决

至于暴多DRC,会不会是因为管脚与Cline偏差太多,不同Net的Cline连到管脚去了?

 

用楼上的方法应该可以解决,DRC的造成可能是你的封装有变化。仅供参考

谢谢管脚与Cline偏差太多,不同Net的Cline连到管脚去了?但是在update前是很好的啊~~~

应该是BRD FILE里的SYMBOLS与LIB里的SYMBOLS尺寸或精度不一样.仔细检查一下可以解决的.

你的 SYMBOLS都改了 尺寸就有变化了所以 你update以后 肯定回出现这样的情况了 你只要把 pin周围的cline给删除 从连一下就可以了

恩,check一下你零件库里面的symbols,应当有变动.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top