微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教,参考平面,SDRAM

请教,参考平面,SDRAM

时间:10-02 整理:3721RD 点击:

看资料上说PCB,最好只有一个参考平面.我的板子是六层:top/gnd/sig/sig/vcc/bottom,我的GND和VCC都是块整的,没有分割,那我的算是两个参考平面吗?

主芯片到SDRAM的CLK线是否需要等长.我看一技术资料说CLK不走蛇形线, 但我又见过CLK走蛇形线的,请问哪种正确?

先谢谢了

看资料上说PCB,最好只有一个参考平面.我的板子是六层:top/gnd/sig/sig/vcc/bottom,我的GND和VCC都是块整的,没有分割,那我的算是两个参考平面吗?

两个都是

主芯片到SDRAM的CLK线是否需要等长.我看一技术资料说CLK不走蛇形线, 但我又见过CLK走蛇形线的,请问哪种正确?

要求等长,走蛇形线

数据和时钟尽量布在第三层。时钟和数据线等长处理,等长的概念是相对的,要根据不同芯片的时间裕量来进行计算。按照180PS/INCH走线核算

要不要等长应该看 板子速度的吧,以前做主板和笔记本肯定要做等长,而且CLK和高速信号,一定要参考GND,

但是如果你做的低速的,好象就没有那么高的要求了,就比如我现在做的产品,几乎是随便走走

看看

谢谢bruce0525  2008  tjlx23三位高手的热心解答.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top