微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请求解答

请求解答

时间:10-02 整理:3721RD 点击:
     请问:在Allegro里,我在用时,会有DRC的影子,也就是说不能随时刷新,要手动,这很防碍走线时的速度,也很不方便,有哪们知道怎么设置?谢谢!

没有人会.

DRC的影子?

是呀

不明白这个问题

不明白!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top