微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > cadence原理图出错:不知是何原因,请赐教!

cadence原理图出错:不知是何原因,请赐教!

时间:10-02 整理:3721RD 点击:

Severity : Error (HDL Direct)
Description : 274: Instance name does not match the module name in the entity declaration.
Object dump:
{
    page:  1
    instance:  I2436
    cell name: RESISTOR
}
在concept_hdl中画原理图时,调用自己创建的电阻,保存时出如上提示,请各位高人指点迷津,谢谢先!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top