微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请问关于高速电路设计的问题

请问关于高速电路设计的问题

时间:10-02 整理:3721RD 点击:

    在下现在正在一块大约50*130的板子上要做一个高速处理及转发电路,总共有200对LVDS 300M数据线,中间挂的是一块大规模FPGA,一边还挂了2片1。2G的DA,另一边有接插件传过来的100对左右的LVDS数据线,刚开始用PROTEL2004做评估,虽然在HIGHSPEED中设置等长,和间距,只在中间层走带状线,但是效果很差,有些走线层不用,有些又走满了,过孔都打成了通孔,还有信号线竟然走在TOPH和BOTTOM层,(但是不可否认PROTEL建库真的简单啊),几乎没法走出等长LVDS蛇行线。现在准备换用WG或者ALLEGRO,请问各位自动布线在规则设置完整过后,走高速线路更可靠用哪一种更好啊,请各位推荐一下,以前只用WG和ALLEGRO搞过很简单的实验板,没有用过他们的高速线路自动布线.

[此贴子已经被管理员于2006-4-13 23:57:17编辑过]

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top