微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 动态的铜皮与静态的铜皮(同一net )一起, 出gerber 时老是提示出错

动态的铜皮与静态的铜皮(同一net )一起, 出gerber 时老是提示出错

时间:10-02 整理:3721RD 点击:
cadence: 动态的铜皮与静态的铜皮(同一net )一起, 出gerber 时老是提示出错,把静态的铜皮删除再出就可. 不知为何.哪位大侠另有高见

bug

我们可否从layout技术上处理这bug?那你出gerber 是如何出理,谢谢.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top