微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > DRC 检查未连通性时,怎么只有报告文件,没有出错标志显示呢?

DRC 检查未连通性时,怎么只有报告文件,没有出错标志显示呢?

时间:10-02 整理:3721RD 点击:

 

报告中只有出错数目,没有什么坐标等描述啊!很大的一块板,有八处未连通的,咋查找呢?

各位高手,这下真的要你们出招,露一手。  先谢谢!

 

 

把所有的东西都关掉,然后打开ratsnest

查找的方法有点象pads2000,这个功能ALLEGRO 要改一改就爽啊。(改成有powerpcb那种可将未接通有标志显示,很直观方便查看)。

 多谢上面的朋友回答!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top