微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 层次原理图中同网络名问题

层次原理图中同网络名问题

时间:10-02 整理:3721RD 点击:
在层次原理图中,我的两张图中的GND分别被命名成GND,GND_1,请问如何避免这种问题,谢谢!

别沉了阿

用Power型的GND符号连接就没有问题,如果是自己命名的网络,顶层和底层之间用同名的port符号连接。

谢谢你

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top