微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 电源层和辅铜问题

电源层和辅铜问题

时间:10-02 整理:3721RD 点击:

看了很多帖子,还是没有弄清楚电源层是如何分割的?

我到是用SHAPE-> 的POLYGON实现了电源层分割!

另外对于电源层选择正负片对板子设计有什么影响?我无论选择了那种方式,在PCB上电源层上的铜都是 可见的

请熟悉ALLEGRO的同学帮忙

有点技术含量,帮不了,呵呵,请高手来吧!

在电源层画anti etch线分割,然后用edit-split plane-create分割,这样是负片。

虽然在allegro里面看是铜皮,可是光绘就没有了。

两种方式到底有什么区别俺也不知道 ^_^。

我不是高手,也只能说这么多。

电源层的正负片设置是在叠层设置中,由属性positive和negetive决定的.正片所见即所得,数据量大,在ALLEGRO中容易检查,但是光绘处理比较麻烦一些.负片数据量小,还要单独设置FLASH盘,本人一直觉得很麻烦,所以很少用.

不管正负片,都可以用SHAPE-> 的POLYGON实现了电源层分割或anti etch线分割,然后用edit-split plane-create来分割

顶一个

hao

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top