锁相环电路

请问对于锁相环电路部分layout时该如何处理最佳?

万分感谢各位大侠的帮助.

注意VCO输出到PLL的信号线，最好可以屏蔽起来，走线尽量短，外围低通滤波也尽量离PLL要近