微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教有关via的问题

请教有关via的问题

时间:10-02 整理:3721RD 点击:
我加某些via的时候(不是全部),为什么在current via list中显示*(找不到的标志),但是我在别人的一块板子中加同样一个via,却可以找到。谢谢高手指教。

在你自己PCB中的设计规则中没加载你所需的VIA

我在设计规则中加的时候,在current via list中显示*(没有找到)。

你需要在左边的available database padstacks 栏中加载啊

当前库中没找到你所需的VIA或库路径不对。

路径是对的。是用下面的add在available database padstacks 栏中加载via吗?在available database padstacks 没有显示新加的via,但是current via list中却显示*和刚才加的via。

高手帮帮忙呀!

问题找到了。原来是flash没有,所以via找不到。谢谢大家的帮忙。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top