微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 数据线等长的问题

数据线等长的问题

时间:10-02 整理:3721RD 点击:
数据线从cpu出来要分别到两个器件,也就是分成了两组,每组之内的数据线都要长度相等,但两组之间可以不等,请问如何在cmgr中设置?因为在 cmgr 中的 total etch length 是针对xnet的,而这时的这两组线是一个xnet,有没有针对net或者pinpair的约束可以实现我得的要求呢?谢谢指教!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top