微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > Capture CIS 10.2输出Allegro网表的问题

Capture CIS 10.2输出Allegro网表的问题

时间:10-02 整理:3721RD 点击:

Scanning netlist files ...Loading... E:\Project\Filter_evl\sch\allegro/pstchip.datLoading... E:\Project\Filter_evl\sch\allegro/pstchip.datLoading... Eroject\Filter_evl\sch\allegro/pstxprt.datLoading... E:\Project\Filter_evl\sch\allegro/pstxnet.datError: Line 141 in file E:\Project\Filter_evl\sch\allegro/pstxnet.dat: Reference designators inconsistent in xprt and xnet files Detected in function: pstFindInstByOldPathName Error: Line 141 in file E:\Project\Filter_evl\sch\allegro/pstxnet.dat: Error loading the net list file Detected in function: ddbLoadPstXFiles #88 Error [ALG0036] Unable to read logical netlist data.

请问如何解决

打开这个文件看看E:\Project\Filter_evl\sch\allegro/pstxnet.dat

问题在第141行,如不懂,再贴上来让那些高手看看

你看看和错误相关的这个元件在建库时有没有不对的地方,比如管脚名用了中文字符。

NET_NAME'V3D3_ENC_D' '@FILTER_EVL.EVL(SCH_1):V3D3_ENC_D': C_SIGNAL='@filter_evl.evl(sch_1):v3d3_enc_d';NODE_NAME C169 1 '@FILTER_EVL.EVL(SCH_1):I97501@PASSIVE.CP_3528_10U.NORMAL(CHIPS)': '1':; 注:此处为第141行,但没有看到什么不妥的地方NODE_NAME C170 1 '@FILTER_EVL.EVL(SCH_1):I97533@PASSIVE.C_0603_100N.NORMAL(CHIPS)': '1':;

及时是把C169删除,同样问题还是会出现

这个问题经常出现,可能是你引用的symbol属性有问题,很可能是软件本身的bug。遇到这种情况时,有几种方法:1、直接将有问题的页copy一下重新贴上。直接针对报告中的那个元件进行这种copy操作,在导网表时,通常会报告另一个又问题。所以还是直接整页copy一下来的块,但这样仍然很可能会出现相同的问题,只有把出现问题的页再copy一下。直到正确输出了:-(

2、可以换另外一种网表格式,如果能正确导出,说明原理图应该没有问题,你可以再换回导出allegro网表。这个方法好像不错。

以上是个人遇到此问题的解决方法,仅供参考。不知道是不是软件的问题。

查看Line 141 in file E:\Project\Filter_evl\sch\allegro/pstxnet.dat:

将原理图中出错的地方删除重画可以解决问题,但还是不知道原因

你可以在allegro的目录里找到一个netin.log的记录文件.里面会记录你导表时产生的错误信息.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top