微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 关于走线区域的设定问题

关于走线区域的设定问题

时间:10-02 整理:3721RD 点击:
进行走线区域设计时,发现不能添加走线区域,怎么回事呢?
我采用的步骤:shape\polygon option active clas选route keepin, subclass为all,可是不能添加。

怎么的不行呢,要不把你的图贴出来,感觉说的不是很清楚,应该是这样的步骤。

好像subclass不应该为all,可取为top,bottom等。

不好意思,我也是初学。你的class和subclass设置都没有问题,但是route keepin区域应该用add菜单工具来画(而不是shape菜单工具,那是覆铜使用的);进一步,如果route keepin和board outline相似,还可以使用的edit菜单的z-copy工具进行区域外形拷贝。

已经解决了,主要是没有打开相关的图层,以及offset没有设置值的问题。谢谢大家。

看有些印制板的资料,提到“金属化孔”,这是什么概念呢?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top