微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > Allegro中讨厌的Dispaly问题!

Allegro中讨厌的Dispaly问题!

时间:10-02 整理:3721RD 点击:

1、每次新建一个.brd,.dra等都得重新设置一下Display;

2、做一个VIA,孔径36mil,焊盘60mil,可是在做Package Symbol引用做好的这个VIA时,却看不见孔,只看见焊盘,如果阻焊层设置为66mil,颜色不同于孔及焊盘,并且使能显示阻焊层,引入Padstack的时候就只看见阻焊层,恼火!请问这该怎么办呢?下面是图:



谢谢!

请仔细研究一下setup\drawing options的各个选项,以及display\color priority。

Allegro提供给了宽阔的用户接口,可以按照自己的经验来编写各种skill以及script文件。使各项操作灵活而功能强大

谢谢你!是我研究的不够透彻

具体问题可以mail我,asng_wang@163.com

May you success

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top