微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请问有谁知道,铜的问题

请问有谁知道,铜的问题

时间:10-02 整理:3721RD 点击:
我的四层板改成6层板,加了第4和第5层,但我的这两层要比其它的4层避开孔的距离要大,参数是设的一样的,且都是做的正片,有那位知道是为什么吗?急呀

你要針對那層的那個shape去做設定

二楼说得有理。还有注意spacing rule set中,是不是设计时,将不同层面设计成不同的间距了。

我已经解决了,是我的参数设得不一样

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top