微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Verilog串口收发ASCII码

Verilog串口收发ASCII码

时间:10-02 整理:3721RD 点击:
parameter [7:0] head="|";
parameter [7:0] end =LF;(换行)
这样定义可以将ASCII码转化为对应的2进制数吗?在数据传输中当然是传输的ASCII码对应的2进制数。


可以转化为对应的2进制数

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top