verilog 模块端口在调用时如何实现端口位宽可控

比如说下面的这种情况会提示 BITWIDTH 在声明前被使用。
module P2S(
    input [BITWIDTH - 1 : 0] din,
    );
    parameter BITWIDTH = 16;
除了下面这种方法，有没有更好的方法
module P2S(din);
    parameter BITWIDTH = 16;
    input [BITWIDTH - 1 : 0] din;

module test #
(
    parameter TEST_WIDTH = 10
)
(
    input               clk,
    input               reset,
    output reg    [TEST_WIDTH:0] test_pin
);