微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Verilog中#号的用法请教

Verilog中#号的用法请教

时间:10-02 整理:3721RD 点击:
在Verilog 中#号一般用来表示延时的,或者是传递参数。
我遇到一个表达式:cnt    <= #1 16'h0;
在这个表达式中,#号在右边,第一次看到这种方式使用#号的,也是表示延时吗?

如果是激励文件,那就应该是延时吧

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top