微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求问寄存器保持时间不够为什么可以通过降低电平解决?

求问寄存器保持时间不够为什么可以通过降低电平解决?

时间:10-02 整理:3721RD 点击:
请问寄存器保持时间不够为什么可以通过降低电平解决?


已退回5积分

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top