微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助,ISE软件编写,romIP核重启电脑后工程失效。

求助,ISE软件编写,romIP核重启电脑后工程失效。

时间:10-02 整理:3721RD 点击:

我用ISE编写的工程,如果涉及ROM IP核,第一次仿真时是完全好使的,输出端能输出波形。
但是当我关电脑,重启再次打开这个工程时,仿真输出端就变成了ZZZZZ,请问这个是什么原因啊。很急很急。


已退回4积分

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top