微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 设计一个1s的延时的资源利用及精确度的问题

设计一个1s的延时的资源利用及精确度的问题

时间:10-02 整理:3721RD 点击:
假如要设计一个1s的延时,直接做一个1s的计数器和分开来做几个小的计数器那个更节省资源?如果分开来做又没有在精度上带来什么干扰?求详细解答

我觉得分开来做更省资源吧

直接做!
主要考虑系统同步设计,整体EDA软件会优化,还可能EDA软件自己能优化成快速进位。

分开做比较好,会节约资源一些,

感觉没多大区别

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top