微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ise 生成RTL视图,为什么有的模块看不到了呢?

ise 生成RTL视图,为什么有的模块看不到了呢?

时间:10-02 整理:3721RD 点击:
类似程序如下
a  ,  b是两个定义好的模块输入输出分别是ain,aout,bin bout
在top模块下将两个模块连起来 ,top模块的输入输出是in,out
wire c;
a a1 (
         .ain  (in),
         .aout   (c)
       );
b b1 (
         .bin  (c),
         .bout   (out)
       );
在RTL视图中只会显示B模块,而A模块就看不到了?如何解决呢

有可能是综合的问题,选择不优化试一下

被综合掉了,这个和
b b1 (
         .bin  (in),
         .bout   (out)
       );
一样的,相当于一根线上,中间只是多了个点,对于电脑来说,并没有什么区别

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top