verilog问题

第一个问题：请问里边的'是哪个按键上的?是左上角1按键左边的还是enter按键左边的?里边都是同一个按键上的'吗?还是有所不同?
第二个问题：可以解释一下第一行到第五行的意思吗?

opcode 为 3'd0 时 执行加法
          3'd1 时 执行加法
等同于
case(opcode)
3'd0 : out = a + b;
3'd1 : out = a - b;
.....

第一个问题：是左上角的
            两个不一样的enter旁边的是单引号。
第二个问题：没看到代码

不好意思，自己太粗心了。现在代码弄上去了。帮我看看。

这是最简单的语法，建议你买一本语法书可以查，
5句都是宏定义，使用时加前缀 `
也就是在下文中 `add 相当于 3'd0； `minus 相当于 3'd1
你可以理解为把 3'd0 重命名为 `add  其他类似。

我看的书是《基于Quartus数字系统VerilogHDL设计实例详解》书中没具体分析一些代码意思，只是写了一些简单的代码。再问你个问题，`define add 3'd0,这里边3‘d0什么意思?3位十进制，这个我理解，我想知道他这个宏定义在后边使用的时候起什么作用呢?

看看ˉ！

宏定义的用法和c语言差不错，说明·add这个就代表这个3‘d0这个值了。

基础知识要多看看，这是宏定义！可以用define、parameter等来定义！