Verilog编译不通过
时间：10-02
整理：3721RD
点击：
Verilog第9行编译不通过，求大神指点帮忙。解释一下是为什么。
这是VHDL
第9行 := 是一个符号，中间不能有空格。