微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > if条件句里面的===是什么意思?

if条件句里面的===是什么意思?

时间:10-02 整理:3721RD 点击:
reg[7:0]data;
always@(a or b)
begin
    if(rst===1'b1)
        data<=0;
    else
       data<=data+1'b1;
end

===就是每一位都要一样才为真,==表示忽略x和z其他位一样就行。比如A=4‘b0x0z  B=4’b0000  C=4‘b0x0z    则A===C    A==C    B==C  A==B

全等啊,每一位对应相等

是全等的意思,是说每一位都要相等才行,用于判断语句

全等的意思。

全等,先判断是否等于这个值,是的话,data要小于等于0。如果不等于那个值,就执行下一个

一模一样的意思。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top