微波EDA网,见证研发工程师的成长!
搜 索
首页
微波射频
射频和无线通信
天线设计
硬件设计
PCB和SI
通信和网络
测试测量
应用设计
研发杂谈
研发问答
首页
>
研发问答
>
嵌入式设计讨论
>
FPGA,CPLD和ASIC
> 有关verilog的综合
有关verilog的综合
时间:10-02
整理:3721RD
点击:
在循环中嵌入定时语句,比如"always @ posedge clk" 能不能被综合呢,为什么书上的说可以,但是在quatus里面却提示不能,是不是不同的综合工具对这种综合的支持还不一样
上一篇:
DSP代码的FPGA实现
下一篇:
FPGA入门:Quartus II的安装
verilog
相关文章:
FPGA Verilog HDL 设计实例系列连载------交通灯的控制
FPGA Verilog HDL 设计实例系列连载------步进电机驱动控制
verilog 求余计算,综合时出错
关于分频程序问题
Verilog 参数传递问题
Verilog并行数据处理问题
栏目分类
移动通信
微波和射频技术
无线和射频
PCB设计问答
硬件电路设计
嵌入式设计讨论
手机设计讨论
信号完整性分析
测试测量
微电子和IC设计
热门文章
求助vcs仿真xilinx的库的问题
新版破解器 Quartus II 13
Vivado中做MicroBlaze实验 S
“ Could not start or
modelsim仿真
VCS2016 求助
求助! modelsim显示 :
用Verilog语言编写SJA1000 C
Copyright © 2017-2020
微波EDA网
版权所有
网站地图
Top