微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 有关verilog的综合

有关verilog的综合

时间:10-02 整理:3721RD 点击:
在循环中嵌入定时语句,比如"always @ posedge clk" 能不能被综合呢,为什么书上的说可以,但是在quatus里面却提示不能,是不是不同的综合工具对这种综合的支持还不一样

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top