D触发器二分频的modelsim和Isim仿真

初学FPGA对modelsim仿真也不熟悉，仿真几次感觉带时钟的模块老是不对劲，请教一下类似分频，计数的这种模块，testbench该如何写?顺便附上我的一个练习，走过的路过的给个建议，帮助，谢谢了。

1. module div2cnt(
   
2. input wire clk,
   
3. input wire clr,
   
4. output reg q
   
5. 
   
6.     );
   
7. wire D;
   
8. 
   
9. assign D = ~q;
   
10. 
    
11. always @ (posedge clk or posedge clr)
    
12. begin
    
13. 
    
14.         if(clr == 1)
    
15.                 q <= 0;
    
16.         else
    
17.                 q <= D;
    
18. end
    
19. 
    
20. 
    
21. endmodule

复制代码

//testbench

1. module div2_tsb;
   
2. 
   
3.         // Inputs
   
4.         reg clk;
   
5.         reg clr;
   
6. 
   
7.         // Outputs
   
8.         wire q;
   
9. 
   
10.         // Instantiate the Unit Under Test (UUT)
    
11.         div2cnt uut (
    
12.                 .clk(clk),
    
13.                 .clr(clr),
    
14.                 .q(q)
    
15.         );
    
16. 
    
17.         initial begin
    
18.                 // Initialize Inputs
    
19.                 clk = 0;
    
20.                 clr = 0;
    
21. 
    
22.                 // Wait 100 ns for global reset to finish
    
23.                 #100;
    
24.         
    
25.                 // Add stimulus here
    
26.                 repeat(100)
    
27.                 begin
    
28.                         clk = ~clk;
    
29.                         #20;
    
30.                 end
    
31. 
    
32.         end
    
33.       
    
34. endmodule
    

复制代码

小编用的vivado还是ISE?

用的ISE14.7啊。才学没多久，感觉一头雾水

我也是啊，不知道学什么，我用vivado资料更少。你用的什么板子?

nexys 2...而且我感觉xinlinx的资料也比Altera的少。