在做PI仿真时，怎么根据频率选取电容个数和大小啊？

你发在这个版块里面应该是问的电源完整性问题，不是EMI的问题。
确认下你的150Mhz的噪声是是否是因为PKG或者是die引起的，是否能通过PCB
的decap来解决，如果是，就要用pi的问题来解决啦，可以在论坛里搜搜PI的论文先学习学习。

不过芯片的频率较高，你这个150M应该是PCB上的问题。

楼上回答很专业～主要看电容的自谐振频率。

我主要是想要消除150M以内的自谐振噪声！想加几个电容解决问题。也可能是EMI的问题。

首先要确认EMI的是谁引起，不要盲目去做事情，很多会是无用功。

看目标阻抗理论。自己估算。

也可以自己编写函数，excel是个好东西。

如果是仿真，那么就没有那么费事，直接在相应的位置加decap电容，多试一试就好，自己计算很费事

小编，excel怎么算啊?简单点的办法估算就可以了。

可以试试 在软件里找找相近的谐振频率电容放置在相应位置

1.via的估算
Lvia / BGA pairs
Lvia = 0.032*Length/ （pi*Log(2 * B / OD)）
B为电源孔与地孔的中心距
OD为钻孔外径
Length为过孔长度
pi为3.14
2.扇出线的L估算为0.02nH
3.电容的esl依照封装对应估算为
0201  0.2nH
0402 0.3nH
0603 0.4nH
0805  0.6nH
1206  1nH
电解电容 1nH以上

接下来就是估算整个电容对应的阻抗
环路的loop inductance为  扇出L+BGA的过孔L+电容焊盘L+电容过孔L+电容自身寄生L
若电容的过孔和bga的扇出过孔是同一个过孔则只需算一个过孔L对就可以。
然后阻抗就是r+j*omega*L+(1/j*omega*c)的估算桥段，可以看出C越大阻抗越小，然而C越大目前的工艺来讲L也会越大，同时，还会有电容直流耐压的可靠性设计要求，因此你要在其中选择一个均衡值，满足避开谐振的要求，同时又要满足直流耐压需求，另外还有一个成本的控制。当然电容并联使得esl减小是个不错的办法，但是要注意实际情况下，0402可靠的并联是6颗，更多的数量并联对esl的减小不再是明显的线性减小。
至于r，在1GHz以下环路的电阻相对于L的感抗很小，主要的电阻来源于VRM的esr，只关心1MHz以上的话，可以忽略，你一定要算，就算入环路走线带趋肤效应的esr+过孔的esr就好，个人觉得，估算没必要那么较真。除非你想自己编写前仿真函数库。

补充一下：via pair的单位是基于英制的mil

解决问题首先得分析原因，电子产品关联因素多。

多谢consin小编，我先慢慢消化理解下。