SDRAM 时钟线、数据线、地址线、控制线走线原则问题

    据有关高速PCB布线建议的文章介绍，SDRAM存储器走线时要注意“尽量短且等长”，不知道它说得是仅指数据线呢，还是包括数据线、地址线、控制线与时钟线?
对于数据线，等长比较好走，因为它是点到点的，而对于地址线、控制线，等长就难了，特别是时钟的要求颇多，线宽线距等方面各方面都要考虑。
地址线、控制线它们是一点到多点的，所以还与总线拓扑结构有关，而且PCB走线时空间紧张；

请问各位有什么好的建议，尤其是地址线、控制线的拓扑结构，是否需要作等长处理，如果要的话，怎样作等长处理?

谢谢

其实如果SDRAM控制器的时序设计余量比较足的话，等长的误差可以放宽到+-1inch，因为等长的主要考虑是信号同时到达接收端，而信号在PCB上的速度大概是6inch/s，2inch的误差只有300ps，相对于200MHz的SDRAM速度来说，只要setup和hold时间足够，这点误差还是可以接受的，但原则上是等长越严格，系统的稳定性越好，因为时序的余量越大。

数据线与地址线需要分别等长，且数据线与地址线也要等长，误差在500mil之内，一般地址线要比数据线长，且最长的线要控制在2英寸之内，即2000mil。数据线点对点布线，地址线一般走T型结构。

但是在别的地方看到
控制信以及地址线要和时钟线等长，线长不超过+-100mil;
至于数据线，没有必要和时钟线，地址线以及控制线等长。

哪种说法对呢?

数据线可以不等长，但是有空间的情况下还是尽量等长吧，但是地址线和控制线是必须的，一般做到+-100mil，要特别注意拓扑结构的要求

楼上正解，很详细！

请问T型结构是什么样的拓扑类型?

8# lovelyday
就是一个Driver带出两个SDRAM，就属于T型Topology

不等长也没问题吧?

学习了。谢谢分享

讲的都这么好啊，好像每人心里有答案一样

新手进来学习

这个等长线不线满不容易，偶现在还不会布等长线

需不需要等长，不是得考虑几个因素吗?
1）IC芯片的误差（温升，derating，驱动）
2）规格Setup/Hold时间
3）板级噪声（Jitter, 耦合，特征阻抗不连续，地飘移）
考虑以上几点再算出板级余量不是吗?