高速数字系统设计——源同步时钟的疑问
时间：10-02
整理：3721RD
点击：
如题，在源同步时钟中，他的保持时间，如图所示，明显感觉其hold时间的计算应该是加上Tpcb_skew的，是不是我理解有问题。
you are right
已经含在表达式中了
hold margin 时间计算错误是吧。
应该是Thold_margin=Tva-Thold+Tpcb_skew对吧
是的，但实际绕线一般不会做正偏差的，有可能PCB做正负偏差，因此此处裕量还会是减号。从公式来说，你是对的。
了解了，感谢