DDR2_JESD79-2F 关于DQ输入建立时间/保持时间的疑惑？
P89页内容：
以SSR2-400为例
DQ and DM input setup time (differential strobe) tDS(base)=150ps
DQ and DM input hold time (differential strobe) tDH(base)=275ps
DQ and DM input setup time (single-ended strobe) tDS1(base)=25ps
DQ and DM input hold time (single-ended strobe) tDH1(base)=25ps
从给出的数据上有一些疑惑：
为何differential strobe状态下的建立/保持最小时间比single-ended strobe状态下的建立/保持最小时间要大呢?
从理论上应该怎么理解这个规范的差异?
是使用了differential strobe要牺牲建立时间的富裕度么?
不知道小编这个问题有答案了吗?按照规范，DQS slew rate=4 V/ns是不是差分模式下要求的最大速率转换值?单端模式下DQS slew rate=2 V/ns为最大速率转换值?
下面的理解是否正确呢
P94页“Timings are specified with DQs, DM, and DQS’s (DQS/RDQS in single ended mode) input slew rate of 1.0V/ns”
当单端strobe时的slew rate=1 V/ns，查P96页表可以看到ΔtDS1与ΔtDH1的修正值为0
跟差分strobe时的slew rate=2 V/ns，查表Table 44 修正值也为0
按照这个思路：
对照P98页：单端strobe的tDS=(0.125V+0.25V)/1 V/ns=375ps
单端strobe的总建立时间tDS1=tDS1(base)+375ps=400ps?
001__力科DDR2测试解决方案-Ethan》（百度文库）
时序测试这部分中有段这文字，摘录如下：
“时序测试部分主要对DDR2数据、时钟及控制线上各种时序进行测量，包括数据输入建立/保持时间、数据输出保持时间、数据读/写时DQS前导/后续时间、时钟半周期宽度、DQS输入高/低脉冲宽度等等二十余项参数。其中，在对数据输入建立/保持时间（tDS、tDH）进行测量时，JEDEC标准规定需要根据写数据时的DQ及DQS信号斜率对测得的建立保持时间进行修正。下表为JEDEC标准中对应DDR2 667/800的输入建立/保持时间修正参数表。例如，写操作时当DQ测得的斜率为1.5V/ns，DQS斜率为3.0V/ns时，测得的DQ – DQS建立/保持时间需要加上67ps的修正值之后方能与标准中规定的最小建立/保持时间相比较。”
按照这个思路：
标准里面规范DDR2 667/800时候的tDS(base)=100ps；tDH(base)=175ps
对应DQ斜率为1.5V/ns，DQS斜率为3.0V/ns时的修正值分别为67ps与21ps
这时tDS=tDS(base)+67ps=100ps+67ps=167ps；tDH(base)=tDH(base)+21ps=175ps+21ps=196ps
那么是不是就有：
测试到的建立时间+67ps>167ps时才能算符合标准
测试到的保持时间+21ps>196ps时才算符合标准
-------------------------------------------------------------------
上面是差分的例子，现在在回到DDR2 400/533单端DQS下的情况，再重新梳理一下思路
（1）规范P89页内容中tDS(base)=tDH(base)=25ps
（2）规范P74页内容中“Specific Note 6 Timings are specified with DQs, DM, and DQS’s (DQS/RDQS in single
ended mode) input slew rate of 1.0V/ns”是否就可以理解为不管是差分DQS还是单端DQS，被测的DQ的slew
rate=1.0V/ns
（3）按照规范P95页内容“Specific Note 7 Timings are specified with CK/CK differential slew rate of 2.0
V/ns. Timings are guaranteed for DQS signals with a differential slew rate of 2.0 V/ns in differential
strobe mode and a slew rate of 1 V/ns in single ended mode. See Specific Notes on derating for other slew
rate values.”
此时的DQS slew rate=1 V/ns
（4）这样DQ slew rate=1.0V/ns；DQS slew rate=1 V/ns，查P96页Table 46可以看到修正值均为0
（5）从P98图示的DQ与DQS之间下降沿tDS是VIL(ac) max至VIH(dc) min之间的这段时间
查P74页Table 20 — Input DC logic level与Table 21 — Input AC logic level
VIH(dc)min=VREF + 0.125V
VIL(dc)max=VREF - 0.125V
VIH (ac)min=VREF + 0.250V (DDR2 400/533)
VIL (ac)max=VREF - 0.250V (DDR2 400/533)
ΔTF=(VREF(dc) - VIL (ac)max)/(1 V/ns)=0.250V/(1 V/ns)=250ps
tDS=(VIH(dc)min-VIL (ac)max)/(1 V/ns)=(0.125V+0.25V)/(1 V/ns)=375ps
按这个时序图里面算出的时间比查表算出的25ps大
“注意到上面的两种不同DQS形式的差异：对于单端，即使在补偿后，仍然还是"base",也就是说，单端信号仍然是建立时
间是参考dc，保持时间参考ac参考page97的table85，page98的table86.这个时候，我们需要加上DQ的边沿时间，将其换
算到Vref的电压点。”
其中“page97的table85，page98的table86”我在JESD79-2F没找到，是不是笔误?
另外“我们需要加上DQ的边沿时间，将其换算到Vref的电压点。”这是加上了ΔTF或者ΔTR?
所以这块在理解上还是有一些困惑在里面
因为在差分的时候也同样存在ΔTF或者ΔTR
P97里面规定的差分DQS下的tDS是不是等于P89页(base)=150ps?
因为从时序看，这段时间是一段稳定电平时间加一段转换速率的时间
P75页规定测试的Differential input AC logic level Vid（min）=0.5V
换算到P97页所示时序中的话，可算出其中一半的时间，就是
(0.5V/2)/(2V/ns)=125ps，那么稳定电平的时间段是不是就是150ps-125ps=25ps了?
如果单端算出的时间要归一化到差分模式的话
是不是就是
tDS=(VIH(dc)min-VIL (ac)max)/(2V/ns)=(0.125V+0.25V)/(2V/ns)=187.5ps?
是不是这样理解的呢：
“例如，写操作时当DQ测得的斜率为1.5V/ns，DQS斜率为3.0V/ns时，测得的DQ – DQS建立/保持时间需要加上67ps的修正值之后方能与标准中规定的最小建立/保持时间相比较。”
那么是不是这样的呢：
测试到的建立时间+67ps>tDS(base)=100ps 时才能算符合标准
测试到的保持时间+21ps>tDH(base)=175ps 时才算符合标准
学习下！
有个地方我想是不是我理解错误了
DDR2 400/533单端DQS
（1）规范P89页内容中tDS(base)=tDH(base)=25ps
（2）按照规范DQ slew rate=1.0V/ns；DQS slew rate=1 V/ns，查P96页Table 46可以看到修正值均为0
（3）tDS=tDS(base)+ΔtDS=25ps+0=25ps
（4）归一化到差分模式需要增加的时间：(VIH(dc)min-VREF)/(1 V/ns)=0.125V/(1 V/ns)=125ps，这样tDS(归一化)=tDS+125ps=150ps
（5）查规范可以知道差分模式下tDS(base)=150ps，按规范DQ slew rate=1.0V/ns；DQS slew rate=2 V/ns，查到的修正值为0
（6）所以按照规范的话，单端归一化于差分的建立时间是一样的
（7）同理，对于保持时间tDH=tDH(base)+ΔtDH=25ps+0ps=25ps
（8）归一化到差分模式需要增加的时间：(VREF-VIL (ac)max)/(1 V/ns)=0.25v/(1 V/ns)=250ps，这样tDH(归一化)=tDH+250ps=275ps
（9）同样跟差分模式下的tDH(base)=275ps是一样的
（10）在DQ slew rate=1.0V/ns的条件下，DQS slew rate=1.5 V/ns或DQS slew rate=2 V/ns时，差分修正值均为0，单端还得加上修正值，这时的单端的建立时间与保持时间均大于单端
(11)按照规范，DQS slew rate=4 V/ns是不是差分模式下要求的最大速率转换值?单端模式下DQS slew rate=2 V/ns为最大速率转换值?
(12)如果上面理解正确的话，是不是差分实际测量的建立时间与保持时间，直接与tDS=tDS(base)+ΔtDS、tDH=tDH(base)+ΔtDH比；
单端模式测量的建立时间与保持时间，要与tDS(归一化)、tDH(归一化)比即可?