引线电感疑问

在我刚接触PCB Layout的时候，师傅对我说过。尽量把孔打在靠近芯片管脚位置（引线尽量短），这样可以减少芯片管脚的引线电感。而我也一直也这么认为。但后来，有人告诉我说，芯片管脚引线出来打过孔，跟这根引线的长短没有关系。引线电感只是对电容器有一定影响，对芯片来说没有引线电感这一说法。求解，谢谢！

师傅说的有道理，走线越长电感越大，对高速信号影响就越大！

我认为芯片引脚打过孔不必太近。减小电感就两种方法，减小单条线路的局部电感，其二：增大互感。你芯片引脚打过孔，如果说是电源和地过孔，那可以微微减小一些电感，比如在高速设计中电容到地平面和电源平面的引线过孔可以靠近，可以降低电感，但其主要还是增大互感来降低回路电感的。只要引脚线不是很长，就不用考虑那么细致。
按照可控传输线计算来说，微微增长长度，电感增加的量并不恐怖。
所以说，可以在制造和性能上取平衡点。

可控传输线的电感，可以根据特性阻抗来计算，算出单位步长电感，然后乘上你所引出的线，即是你引脚长度的电感了。可以自己算算在你所规划的频率上，电抗是多少

信号出线孔无所谓,电源孔可尽量靠近芯片电源pin,电源的去藕电容要关注引线电感.

低频时过孔呈容性，频率高了就会呈现感性，过孔是阻抗不连续的地方，拉远了打孔引起的反射可能会带来高速信号的振荡

学习了,谢谢分享

过孔和线在高频中可以简化等效于LC模型，对于电源去耦要考虑电容自身与安装后的谐振点分布，已达到期望频带下的目标阻抗。