微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > 电源大电感下方能走线吗?

电源大电感下方能走线吗?

时间:10-02 整理:3721RD 点击:
电源大电感下方能走线吗?我一直觉得那里是强磁场,会对下方信号有影响,而且下方没有地,那电源本身也有影响。
但我看到很多板子都走了线的。

嘿嘿,我还看有人在晶体下方走呢。怕是他们对EMC没有要求吧。

晶体下方走线倒不多,但电感下方走线真是我看到所有板子都是这样的。所以我困惑了。
你能讲讲原理吗?

看走什么样的信号线,如果是非重要的信号线,判断电平很高,如3.3V 的逻辑信号,影响不是很大。如果是DDR,CLK,高速串行信号,那影响就大了。功率MOSFET和电感,产生的串扰大于大约在500mv,下方走线,自己去衡量重要性吧

电感下面尽量不要走线,干扰会很大,如果就是普通的数字电路无所谓,高速了就要慎重了

尽量少在走线
实在没地方走线
也只是在那里走不是关键的线

最好不要走线,不管是低速还是高速。产生的干扰会影响稳定性。

同样困惑,如果电感下方已有地平面屏蔽,那么还是不允许么。期待高手解答。

不能走线

回8楼,电感下方已有地平面屏蔽的时候干扰会减小,但是电磁场会穿透地平面的。所以会干扰到所有位于其下的信号

可以偷偷的走几根但不要太贪心啊。

可以走一点低速的线路

一般晶振,mos管,power转换区都不走线的

不能走线,潜在很大的风险。

尽量别走吧

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top