微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > 请教,走线边上覆铜会影响阻抗么?

请教,走线边上覆铜会影响阻抗么?

时间:10-02 整理:3721RD 点击:
在论坛里搜了一下也搜不出来答案,情况如图所示,箭头所指走线应该按50欧姆进行控制,但是用SI9000计算线宽时需要考虑覆铜的影响么?


应该有影响吧,看距离了,信号会沿着阻抗最小的路径返回,等楼下高手解答

应该按surface coplanar waveguide来处理吧

看频率、间距、线宽
图上丝印标了10MHz,如果是这个频率,随便铺
再高2个数量级的话,3W(3倍线宽)间隙

我是小编,这两天学习了一下polar,计算了在覆铜和不覆铜时的差异,结论如下
在其他参数一样的情况下,在线间距(即走线和覆铜间距)大于一倍线宽的情况下,覆铜对走线阻抗造成的影响可以忽略不计

是有影响的,建议铜皮离线远一点!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top