微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > 2GHz交流耦合LVPECL时钟的隔直电容怎么放?

2GHz交流耦合LVPECL时钟的隔直电容怎么放?

时间:10-02 整理:3721RD 点击:
一根2GHz LVPECL时钟线,收发两端各有端接,但那两个隔直电容应该放源端还是负载端?
怎么看待隔直电容在传输线上的角色?

大多数芯片的design guide里建议放在接收端的,不过也有放在源端的。

LS正解,我以前也迷糊。

明白了,多谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top